#ifndef __PSRAM_RWC_H__
#define __PSRAM_RWC_H__

#include "sp2cw3.h"

/*******************************************************************************
 * Auto-generated Content
 ******************************************************************************/


/***********************************PSRAM_RWC_CFG1***********************************/
#define PSRAM_RWC_PSRAM_RWC_CFG1_CEN_MAX_CYC_MASK               (0x1fffUL<<19)
#define PSRAM_RWC_PSRAM_RWC_CFG1_PREF_MODE_MASK                 (0x1UL<<18)
#define PSRAM_RWC_PSRAM_RWC_CFG1_PREF_EN_MASK                   (0x1UL<<17)
#define PSRAM_RWC_PSRAM_RWC_CFG1_RBX_EN_MASK                    (0x1UL<<16)
#define PSRAM_RWC_PSRAM_RWC_CFG1_DELAY_CHIAN_SEL_MASK           (0x1fUL<<10)
#define PSRAM_RWC_PSRAM_RWC_CFG1_RX_HOLD_CYC_MASK               (0x3UL<<8)
#define PSRAM_RWC_PSRAM_RWC_CFG1_TX_HOLD_CYC_MASK               (0x3UL<<6)
#define PSRAM_RWC_PSRAM_RWC_CFG1_QUAD_EN_MASK                   (0x1UL<<5)
#define PSRAM_RWC_PSRAM_RWC_CFG1_WARP_LEN_MASK                  (0xfUL<<1)
#define PSRAM_RWC_PSRAM_RWC_CFG1_SPI_MODE_MASK                  (0x1UL<<0)
/****PSRAM_RWC_CFG1 end****/


/***********************************PSRAM_RWC_CFG2***********************************/
#define PSRAM_RWC_PSRAM_RWC_CFG2_WR_CMD_CODE_MASK               (0x3UL<<11)
#define PSRAM_RWC_PSRAM_RWC_CFG2_RD_CMD_CODE_MASK               (0x7UL<<8)
#define PSRAM_RWC_PSRAM_RWC_CFG2_WAIT_CYC_MASK                  (0xfUL<<0)
/****PSRAM_RWC_CFG2 end****/


/***********************************PSRAM_RWC_STA***********************************/
#define PSRAM_RWC_PSRAM_RWC_STA_PSRAM_RX_HOLD                   (0x1UL<<10)
#define PSRAM_RWC_PSRAM_RWC_STA_PSRAM_TX_HOLD                   (0x1UL<<9)
#define PSRAM_RWC_PSRAM_RWC_STA_PSRAM_RX_DATA                   (0x1UL<<8)
#define PSRAM_RWC_PSRAM_RWC_STA_PSRAM_TX_DATA                   (0x1UL<<7)
#define PSRAM_RWC_PSRAM_RWC_STA_PSRAM_RX_CMD                    (0x1UL<<6)
#define PSRAM_RWC_PSRAM_RWC_STA_PSRAM_TX_CMD                    (0x1UL<<5)
#define PSRAM_RWC_PSRAM_RWC_STA_PSRAM_IDLE                      (0x1UL<<4)
#define PSRAM_RWC_PSRAM_RWC_STA_RWC_WRITE                       (0x1UL<<3)
#define PSRAM_RWC_PSRAM_RWC_STA_RWC_READ                        (0x1UL<<2)
#define PSRAM_RWC_PSRAM_RWC_STA_RWC_PREF                        (0x1UL<<1)
#define PSRAM_RWC_PSRAM_RWC_STA_RWC_IDLE                        (0x1UL<<0)
/****PSRAM_RWC_STA end****/


/***********************************PSRAM_RWC register***********************************/
typedef struct
{

    __IO    uint32_t    PSRAM_RWC_CFG1;                          /* 0x0    PSRAM_RWC Configure1 */
    __IO    uint32_t    PSRAM_RWC_CFG2;                          /* 0x4    PSRAM_RWC Configure2 */
    __I     uint32_t    PSRAM_RWC_STA;                           /* 0x8    PSRAM_RWC Status */
} PSRAM_RWC_RegDef;
/****PSRAM_RWC end****/

/*******************************************************************************
 * User-defined Contents
 ******************************************************************************/



#endif
